

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年12月27日

出 願 番 号 Application Number:

特願2002-378868

[ST. 10/C]:

Applicant(s):

[JP2002-378868]

出 願 人

株式会社半導体エネルギー研究所

ملب عدر باد

2003年10月28日

今井康



特許庁長官 Commissioner, Japan Patent Office 【書類名】

特許願

【整理番号】

P006859

【提出日】

平成14年12月27日

【あて先】

特許庁長官 太田 信一郎 殿

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

小山 潤

【特許出願人】

【識別番号】

000153878

【氏名又は名称】

株式会社半導体エネルギー研究所

【代表者】

山崎 舜平

【手数料の表示】

【予納台帳番号】

002543

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 表示装置

【特許請求の範囲】

【請求項1】

複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置 した表示装置において、

前記画素はスイッチング素子と不揮発性メモリ素子と画素電極とを有し、 前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、 出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、 制御端子が前記ゲート信号線に電気的に接続されることを特徴とした表示装置

【請求項2】

複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置 した表示装置において、

1つの画素は複数のサブ画素からなり、

前記サブ画素はスイッチング素子と不揮発性メモリ素子と画素電極を有し、前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、 出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、 制御端子が前記ゲート信号線に電気的に接続されることを特徴とした表示装置

【請求項3】

複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置 した表示装置において、

1つの画素は複数のサブ画素からなり、

前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を 有し、

前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、 出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、 制御端子が前記ゲート信号線に電気的に接続され、



1つの画素中のスイッチング素子はそれぞれ異なるソース信号線に接続される ことを特徴とした表示装置。

【請求項4】

複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置 した表示装置において、

- 1つの画素列に対して、n本のソース信号線を配置し、
- 1つの画素はn個のサブ画素からなり、

前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を 有し、

前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、

出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、

制御端子が前記ゲート信号線に電気的に接続され、

1つの画素中のスイッチング素子はそれぞれ異なるn本のソース信号線のいずれかに1つに接続されることを特徴とした表示装置。

【請求項5】

複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置 した表示装置において、

1つの画素は複数のサブ画素からなり、

前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を 有し、

前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、

出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、

制御端子が前記ゲート信号線に電気的に接続され、

1つの画素中のスイッチング素子はそれぞれ異なるゲート信号線に接続されることを特徴とした表示装置。

【請求項6】

複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置 した表示装置において、

1つの画素列に対してn本のゲート信号線を配置し、



1つの画素はn個のサブ画素からなり、

前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を 有し、

前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、

出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、

制御端子が前記ゲート信号線に電気的に接続され、

1つの画素中のスイッチング素子はそれぞれ異なるn本のゲート信号線のいずれか1つに接続されることを特徴とした表示装置。

【請求項7】

請求項1乃至請求項6のいずれか1項において、不揮発性メモリ素子は強誘電体メモリであることを特徴とした表示装置。

【請求項8】

請求項1乃至請求項7のいずれか1項において、スイッチング素子は薄膜トランジスタであることを特徴とした表示装置。

【請求項9】

請求項1乃至請求項8のいずれか1項において、

画素と同一基板上にソース信号線駆動回路を形成したことを特徴とした表示装置。

【請求項10】

請求項1乃至請求項8のいずれか1項において、

画素と同一基板上にゲート信号線駆動回路を形成したことを特徴とした表示装置。

【請求項11】

請求項9または請求項10において、

ソース信号線駆動回路またはゲート信号線駆動回路は単極性のトランジスタで 構成されていることを特徴としたことを特徴とした表示装置。

【請求項12】

請求項1乃至請求項11のいずれか1項に記載の前記表示装置を用いることを 特徴とする電子機器。



【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、表示装置に関し、特にガラス、プラスチックなどの透明基板上に形成された薄膜トランジスタ(TFT)を用いた表示装置およびその駆動方法に関する。また、表示装置を用いた電子機器に関する。

[0002]

【従来の技術】

近年、通信技術の進歩に伴って、携帯電話が普及している。今後は更に動画の 伝送やより多くの情報伝達が予想される。一方、パーソナルコンピュータもその 軽量化によって、モバイル対応の製品が生産されている。電子手帳に始まったP DAと呼ばれる情報端末も多数生産され、普及しつつある。また、表示装置の発 展により、それらの情報携帯機器のほとんどにはフラットパネルディスプレイが 装備されている。

[0003]

さらに、最近の技術では、それら使用される表示装置として、アクティブマトリクス型表示装置を使用する方向に向かっている。アクティブマトリクス型表示装置は画素1つずつに対してTFTを配置し、そのTFTによって画面を制御している。このようなアクティブマトリクス型表示装置はパッシブマトリクス型表示装置と比較して、高性能化、高画質化、動画対応などの長所を持っている。それゆえに、液晶表示装置もパッシブからアクティブに主流が移ると考えられる。

[0004]

また、アクティブマトリクス型の表示装置の中でも、近年、低温ポリシリコンを用いた表示装置の製品化が進められている。低温ポリシリコンでは画素だけでなく、画素部の周囲に駆動回路を一体形成することが可能である為、表示装置の小型化や、高精細化が可能であるため、今後はさらに普及が見込まれる。

[0005]

以下に、アクティブマトリクス型の液晶表示装置の画素部の動作について説明 する。図2に、アクティブマトリクス型液晶表示装置の構成の例を示す。一つの



画素220はソース信号線203とゲート信号線205と容量線219と画素TFT207と保持容量211と液晶215により構成される。ただし、容量線は他の配線などと兼用できれば必ずしも必要ではない。画素TFT207のゲート電極は、ゲート信号線205に接続され、画素TFT207のドレイン領域またはソース領域の1方は、ソース信号線203に接続され、もう一方は、保持容量211及び液晶215に接続されている。

[0006]

ゲート信号線205、206はライン周期にて順次選択されていく。画素TFT207、209がNチャネル型(Nch)の場合はゲート信号線205がHiのときにアクティブとなり、画素TFT207、209がオンとなる。画素TFT207、209がオンになるとソース信号線203、204の電位が保持容量211、213と液晶215、217に書き込まれる。次のライン期間には隣のゲート信号線206がアクティブとなり、画素TFT208、210がHiになり、同様にして保持容量212、214と液晶216,218にソース信号線203、204の電位を書き込んでいく。書き込まれた電位に応じて、液晶215~218は配向し、光の透過率を変化させる。このようにしてアクティブマトリクス型液晶表示装置は液晶を光シャッターとして表示をおこなう。

[0007]

また、図14に示すように画素の内部にスタティクRAM(SRAM)を設け表示を行うものも開発されている(たとえば特許文献1を参照。)。

[0008]

【特許文献1】

特開平8-286170号公報

[0009]

図14では1つの画素1407の中に、SRAM1403とスイッチ1405、1406、液晶1404が含まれている。ソース信号線駆動回路1401はソース信号線1408、1409に映像信号を出力する。ゲート信号線駆動回路1402によってゲート信号線1410が選択されると、SRAM1403に映像信号が、ソース信号線1408、1409を介して、書き込みが行われる。SR



AM1403に記憶されたデータに基づき、スイッチ1405、1406のいずれかが動作しVaまたはVbのいずれかの電位が液晶1404に印加される。この状態はSRAMに次の書き込みが行われるまで保持される。

[0010]

【発明が解決しようとする課題】

このようにして表示が行われる。

従来のアクティブマトリクス型表示装置には以下のような問題があった。従来のアクティブマトリクス型表示装置の画素部は、上述したように、保持容量とスイッチ回路のよるダイナミックRAM(DRAM)型の構成をとっているため、定期的にリフレッシュ動作が必要である。図3にその動作波形を示す。画素信号波形ははソース信号線波形が t 1 および t 4 で変化するとその時点からソース信号線波形の方に引かれて行く。

[0011]

図3に示す従来例ではt2~t3、t5~t6で再書き込みを行っているため表示は問題ないが、リフレッシュ動作を行わないまたは、リフレッシの期間が長いと、保持容量に蓄積した電荷が、スイッチTFTのリーク電流によって放電し、液晶駆動に必要な電圧が保持できなくなる。したがって、静止画のように本来画像データが変化しない表示する場合においても、定期的な書き込みを必要としていた。その結果として、その書き込み動作のために消費電力が大きくなるという課題があった。

[0012]

また、図14に示すようなSRAMを用いたアクティブマトリクス型表示装置では、SRAM回路を構成するトランジスタ数が多く、画素面積が小さい場合、画素の中に入りきらない、もしくは開口率が低下するという問題があった。

[0013]

【課題を解決するための手段】

前述した課題を解決する為、本発明の表示装置では次のような方策を用いる。 すなわち、画素に不揮発性のメモリ素子、たとえば強誘電体材料を用いた不揮発 性メモリを設け、その記憶内容が、リフレッシュを行わなくとも、保存されるよ



うにする。強誘電体材料を使うことにより、SRAMが不要となるので、必要な素子面積を減らすことができる。

[0014]

本発明は、ソース信号線とゲート信号線と画素をマトリクス状に配置した表示 装置であって、前記画素にスイッチング素子と不揮発性メモリ素子と画素電極と を有するものである。前記スイッチング素子は入力端子が前記ソース信号線に電 気的に接続され、出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続 され、制御端子が前記ゲート信号線に電気的に接続されている。

[0015]

本発明に係る表示装置は、複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置した表示装置であって、1つの画素は複数のサブ画素からなり、前記サブ画素はスイッチング素子と不揮発性メモリ素子と画素電極を有し、前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、制御端子が前記ゲート信号線に電気的に接続されている。

[0016]

本発明に係る表示装置は、複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置した表示装置であって、1つの画素は複数のサブ画素からなり、前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を有し、前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、制御端子が前記ゲート信号線に電気的に接続され、1つの画素中のスイッチング素子はそれぞれ異なるソース信号線に接続されている。

$[0\ 0\ 1\ 7]$

本発明に係る表示装置は、複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置した表示装置であって、1つの画素列に対して、n本のソース信号線を配置し、1つの画素はn個のサブ画素からなり、前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を有し、前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、出力端子が前



記不揮発性メモリ素子と画素電極に電気的に接続され、制御端子が前記ゲート信号線に電気的に接続され、1つの画素中のスイッチング素子はそれぞれ異なる n本のソース信号線のいずれかに1つに接続されている。

[0018]

本発明に係る表示装置は、複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置した表示装置であって、1つの画素は複数のサブ画素からなり、前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を有し、前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、制御端子が前記ゲート信号線に電気的に接続され、1つの画素中のスイッチング素子はそれぞれ異なるゲート信号線に接続されている。

[0019]

本発明に係る表示装置は、複数のソース信号線と複数のゲート信号線と複数の画素をマトリクス状に配置した表示装置であって、1つの画素列に対してn本のゲート信号線を配置し、1つの画素はn個のサブ画素からなり、前記サブ画素はそれぞれスイッチング素子と不揮発性メモリ素子と画素電極を有し、前記スイッチング素子は入力端子が前記ソース信号線に電気的に接続され、出力端子が前記不揮発性メモリ素子と画素電極に電気的に接続され、制御端子が前記ゲート信号線に電気的に接続され、1つの画素中のスイッチング素子はそれぞれ異なるn本のゲート信号線のいずれか1つに接続されている。

[0020]

上記した本発明において、不揮発性メモリ素子は強誘電体メモリを用いることが好ましい。また、スイッチング素子は薄膜トランジスタを用いることができる

$[0\ 0\ 2\ 1]$

上記した本発明において、画素と同一基板上にソース信号線駆動回路、および /または、ゲート信号線駆動回路を形成することができる。ソース信号線駆動回 路および/またはゲート信号線駆動回路は単極性のトランジスタで構成すること ができる。



[0022]

【発明の実施の形態】

図1に本発明の構成を示す。図1は3ビットの階調を示す例である。ここでは3ビットで説明を行うが本発明は3ビットには限定されない。1つの画素152は3つのスイッチング素子、3つの不揮発性メモリ素子によって構成されている。スイッチング素子はゲート信号線によってオンオフが制御される。不揮発性メモリ素子は一端が各スイッチング素子、他端が共通電極151に接続されている。スイッチング素子は入力端子、出力端子、制御端子を有し、入力端子はソース信号線に電気的に接続され、出力端子は不揮発性メモリ素子および画素電極(図示せず)を介して液晶素子に電気的に接続され、制御端子はゲート信号線に電気的に接続されている。

[0023]

ソース信号線駆動回路101よりソース信号線103~108にデジタル映像信号が出力される。ゲート信号線駆動回路102がゲート信号線109~111を選択すると、スイッチング素子115~117、121~123がオンし、ソース信号線103~108のデジタル映像信号を不揮発性メモリ素子127~129、133~135に書き込む。ゲート信号線駆動回路102がゲート信号線109~111の選択を解除するとスイッチング素子115~117、121~123はオフする。しかし、不揮発性メモリ素子127~129、133~135には状態が記憶されているので、液晶139~141、145~147は書き込みが行われた状態で表示を行うことができる。

[0024]

次に、ゲート信号線駆動回路102がゲート信号線112~114を選択すると、スイッチング素子118~120、124~126がオンし、ソース信号線103~108のデジタル映像信号を不揮発性メモリ素子130~132、136~138に書き込む。ゲート信号線駆動回路102がゲート信号線112~114の選択を解除するとスイッチング素子118~120、124~126はオフする。しかし、不揮発性メモリ素子130~132、136~138には状態が記憶されているので、液晶142~144、148~150は書き込みが行わ



れた状態で表示を行うことができる。

[0025]

本発明において、保持はデジタル的に行うため、階調は面積階調を用いて表示を行う。すなわち、3ビットの表示を行う場合には画素電極の面積を4:2:1 に設定し、必要な階調に応じて、必要な状態を記憶することによって階調を表現することができる。

[0026]

不揮発性メモリ素子に強誘電体材料たとえばPZTを使用すると、電源がオフになってもその状態は保持されるので、静止画を表示するときには、表示装置の電源をオフにでき、電力の削減を図ることが可能である。このようにして、本発明では従来の問題点であった、リフレッシュ動作を不要にすることが可能であり、低消費電力化が可能になった。また、強誘電体材料はPZTに限定されず他の材料でも良い。

[0027]

また、本発明ではSRAMを用いた表示装置のように、画素内に多くのトランジスタを必要とせず、画素が小さい場合や、開口率の著しい低下をまねくことなく、使用が可能である。また、以上は液晶を例にとり説明をおこなったが液晶以外たとえば電気泳動素子などを用いてもよい。

[0028]

本発明で使用するソース信号線駆動回路、ゲート信号線駆動回路、またはそれ 以外の回路は画素と同一基板上に一体形成しても良いし、別基板上に形成しCO GまたはTABなどの技術を用いて実装しても良い。

[0029]

【実施例】

(実施例1)

図4に本発明の実施例を示す。本実施例では、スイッチング素子をTFTで構成している構成している。図4は3ビットの階調を示す例である。ここでは3ビットで説明を行うが本発明は3ビットには限定されない。1つの画素452は3つのTFT、3つの不揮発性メモリ素子によって構成されている。TFTはゲー



ト信号線によってオンオフが制御される。不揮発性メモリ素子は一端が各TFTおよび画素電極(図示せず)を介して液晶素子、他端が共通電極451に接続されている。

[0030]

ソース信号線駆動回路401よりソース信号線403~408にデジタル映像信号が出力される。ゲート信号線駆動回路402がゲート信号線409~411を選択すると、TFT415~417、421~423がオンし、ソース信号線403~408のデジタル映像信号を不揮発性メモリ素子427~429、433~435に書き込む。ゲート信号線駆動回路402がゲート信号線409~411の選択を解除するとTFT415~417、421~423はオフする。しかし、不揮発性メモリ素子427~429、433~435には状態が記憶されているので、液晶439~441、445~447は書き込みが行われた状態で表示を行うことができる。

[0031]

次に、ゲート信号線駆動回路 4 0 2 がゲート信号線 4 1 2 \sim 4 1 4 6 選択すると、TFT 4 1 8 \sim 4 2 0 、4 2 4 \sim 4 2 6 がオンし、ソース信号線 4 0 3 \sim 4 0 8 のデジタル映像信号を不揮発性メモリ素子 4 3 0 \sim 4 3 2 、4 3 6 \sim 4 3 8 に書き込む。ゲート信号線駆動回路 4 0 2 がゲート信号線 4 1 2 \sim 4 1 4 0 選択を解除するとTFT 4 1 8 \sim 4 2 0 、4 2 4 \sim 4 2 6 はオフする。しかし、不揮発性メモリ素子 4 3 0 \sim 4 3 2 、4 3 6 \sim 4 3 8 には状態が記憶されているので、液晶 4 4 2 \sim 4 4 4 4 8 \sim 4 5 0 は書き込みが行われた状態で表示を行うことができる。

[0032]

本発明において、保持はデジタル的に行うため、階調は面積階調を用いて表示を行う。すなわち、3ビットの表示を行う場合には画素電極の面積を4:2:1に設定し、必要な階調に応じて、必要な状態を記憶することによって階調を表現することができる。

[0033]

不揮発性メモリ素子に強誘電体たとえばPZTを使用すると、電源がオフにな



ってもその状態は保持されるので、静止画を表示するときにば、表示装置の電源をオフにでき、電力の削減を図ることが可能である。このようにして、本発明では従来の問題点であった、リフレッシュ動作を不要にすることが可能であり、低消費電力化が可能になった。

[0034]

また、本発明ではSRAMを用いた表示装置のように、画素内に多くのトランジスタを必要とせず、画素が小さい場合や、開口率の著しい低下をまねくことなく、使用が可能である。

[0035]

(実施例2)

図5に本発明の実施例を示す。本実施例では、ソース信号線を画素1列に対して1本としたことが、実施例1と異なっている。図4は3ビットの階調を示す例である。ここでは3ビットで説明を行うが本発明は3ビットには限定されない。1つの画素548は3つのTFT、3つの不揮発性メモリ素子によって構成されている。TFTはゲート信号線によってオンオフが制御される。不揮発性メモリ素子は一端が各TFTおよび画素電極(図示せず)を介して液晶素子、他端が共通電極547に接続されている。以下にその動作を説明する。

[0036]

ソース信号線駆動回路501よりソース信号線503、504にデジタル映像信号が出力される。ゲート信号線駆動回路502がゲート信号線505を選択すると、TFT511、517がオンし、ソース信号線503、504のデジタル映像信号を不揮発性メモリ素子523、529に書き込む。ゲート信号線駆動回路502がゲート信号線505の選択を解除するとTFT511、517はオフする。しかし、不揮発性メモリ素子523、529には状態が記憶されているので、液晶535、541は書き込みが行われた状態で表示を行うことができる。

[0037]

次に、ゲート信号線駆動回路 5 0 2 がゲート信号線 5 0 6 を選択すると、TFT 5 1 2、5 1 8 がオンし、ソース信号線 5 0 3、5 0 4 のデジタル映像信号を不揮発性メモリ素子 5 2 4、5 3 0 に書き込む。ゲート信号線駆動回路 5 0 2 が



ゲート信号線506の選択を解除するとTFT512、518はオフする。しかし、不揮発性メモリ素子524、530には状態が記憶されているので、液晶536、542は書き込みが行われた状態で表示を行うことができる。

[0038]

次に、ゲート信号線駆動回路502がゲート信号線507を選択すると、TFT513、519がオンし、ソース信号線503、504のデジタル映像信号を不揮発性メモリ素子525、531に書き込む。ゲート信号線駆動回路502がゲート信号線507の選択を解除するとTFT513、519はオフする。しかし、不揮発性メモリ素子525、531には状態が記憶されているので、液晶537、543は書き込みが行われた状態で表示を行うことができる。このようにして1つの画素548のデータ書き込みが終了する。これらの書き込みは1水平ライン期間に行われる。

[0039]

続いて次の行の画素についても同様の書き込みが行われる。ゲート信号線508、509、510が順に選択され、それに応じて、TFT514、520、515、521、516、522が順次オンし、ソース信号線503、504のデータを不揮発性メモリ素子538、544、539、545、540、546に書き込んでいく。このようにして、表示を行っていく。本実施例ではソース信号線の数を削減することが可能であるため、開口率の向上に貢献することが可能となる。

[0040]

(実施例3)

図6に実施例1で示した画素構成に対応したソース信号線駆動回路の実施例を示す。図6のソース信号線駆動回路はシフトレジスタ601と1stラッチ回路614と2ndラッチ回路615によって構成されている。以下に動作を説明する。

[0041]

シフトレジスタ601の出力パルスがラッチ回路602~604に入力されると、映像信号線614のデジタル映像信号がラッチ回路602~604に記憶さ



れる。次にシフトレジスタ601の出力パルスがラッチ回路608~610に入力されると、映像信号線614のデジタル映像信号がラッチ回路608~610に記憶される。同様にして、シフトレジスタの出力パルスを順次走査していき、1ライン分の映像信号を1stラッチ回路614に蓄える。次のラインの映像が始まる前に、ラッチ信号線615によりラッチパルスをラッチ回路605~607、611~613に入力し、1stラッチ回路614のデータを2ndラッチ回路615に記憶する。そして、ソース信号線にデータを出力する。このようにして、ソース信号線駆動回路は動作する。

[0042]

(実施例4)

図7は実施例1と異なる構成のソース信号線駆動回路の実施例である。このソース信号線駆動回路は実施例2の画素構成に対応したものである。シフトレジスタ701の出力パルスにて、順次、映像信号線714のデータをラッチ回路702~704、708~710に記憶し、1ライン分のデータが記憶されたのちラッチ信号線715のラッチパルスによってラッチ回路705~707、711~713にデータを転送する。

[0043]

ここまでは実施例3と同じであるが、その後ラッチ回路705~707の出力をスイッチ716で切り換え、それぞれ1ライン期間の3分の1ずつソース線に出力する。このようにすることによって、ソース信号線の本数を削減することができる。すなわちソース信号線の信号を時分割で活用することが可能である。ここでは3分割したが、3分割には限定されない。同様に、ラッチ回路711~713の出力もスイッチ717によって切り換え、ソース信号線に出力することが可能である。

[0044]

(実施例5)

図8は単極性のTFTを用いて、シフトレジスタを構成した例である。このように信号線駆動回路またはその他の回路を単極性の回路にすることによって、表示装置のコスト低減を図ることができる。図8はNchの例であるが、単極性は



NchのみまたはPチャネル型(Pch)のみのいずれを用いても良い。単極性のプロセスを用いることによって、マスク枚数の低減が可能となる。

[0045]

図8において、スタートパルスは走査方向切り換えスイッチ802に入力され、スイッチ用TFT811を経て、シフトレジスタ801に入力される。シフトレジスタはブートストラップを用いたセットリセット型のシフトレジスタである。以下にシフトレジスタ801の動作を説明する。

[0046]

スタートパルスはTFT803のゲートとTFT806のゲートに入力される。TFT806がオンになるとTFT804のゲートは口ウになりTFT804はオフになる。また、TFT810のゲートも口ウになるためTFT810もオフとなる。TFT803のゲートは電源電位まで上がるため、まずTFT809のゲートは電源ーVgsまで上昇する。出力1は初期電位が口ウであるため、TFT809は出力1と容量808を充電しながらソース電位を上げていく、TFT809のゲートが電源ーVgsまで上昇したときに、TFT809はまだオンしているので、出力1はさらに上昇を続ける。TFT809のゲートは放電経路がないので、ソースに合わせて上昇し、電源をこえてもさらに上昇を続ける。

[0047]

TFT809のドレイン、及びソースが等電位になったときに、電流が出力に流れるのが停止し、そこでTFT809の電位上昇が止まる。このようにして、出力1は電源電位に等しいハイ電位を出力できる。この時はCLbの電位はハイとする。CLbがロウに落ちると、容量808電荷はTFT809を介してCLbにぬけて、出力1はロウに落ちる。出力1のパルスは次の段のシフトレジスタに伝わっていく。以上が本実施例の回路の動作である。本実施例は本発明の他の実施例と組み合わせて使用することができる。

$[0\ 0\ 4\ 8]$

(実施例6)

図9は実施例1に示した画素の平面図である。ソース信号線901~903、 ゲート信号線904~906、TFT907~909、不揮発性メモリ素子91



0~912、共通電極913~915、画素電極916~918によって構成されている。この実施例は3ビットの例であるが、3ビットには限定されない。図9に示すように、不揮発性メモリ素子910~912は占有面積が狭いので、開口率を落とさずにメモリ回路を内蔵することが可能になる。

[0049]

また、画素電極 $9\,1\,6$ 、 $9\,1\,7$ 、 $9\,1\,8$ の面積を $1\,:\,2\,:\,4$ とすることで 3 ビットの面積階調が実現できる。同様に n ビットの場合は、サブ画素を n 個設け、それぞれの面積比を 1 から 2 の n-1 乗とすることによって、 3 ビット以外においても実現ができる。

[0050]

(実施例7)

本発明の表示装置の作製工程について説明する。ここでは、同一基板上に画素部を構成するスイッチング用TFTと、駆動回路や他の論理回路を構成するTFT及び不揮発性のラッチ回路を構成する強誘電体材料を用いた容量を同時に作製する方法について詳細に説明する。図10~図13はその作製工程を説明する断面図である。

$[0\ 0\ 5\ 1]$

まず図10(A)において基板1000は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、SUS基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

[0052]

基板 1000上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜 1001及び 1002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜 100100 120100 1



を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造 として形成しても良い。また、石英基板など不純物の拡散がさして問題とならな い場合は、必ずしも設ける必要はない。

[0053]

島状半導体層1003~1005は、非晶質構造を有する半導体膜をレーザ結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する(図10(B))。この島状半導体層1003~1005の厚さは25~100nm(好ましくは30~60nm)の厚さで形成する。なお島状半導体層1003~1005は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01~4.5atomic%程度であることが好ましい。

[0054]

レーザ結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザやYAGレーザ、YVO $_4$ レーザを用いる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数 $_3$ 0 H z とし、レーザーエネルギー密度を $_1$ 00 $_2$ 400 m J $_3$ 5 c m $_3$ 6 (代表的には $_3$ 500 m J $_3$ 5 c m $_3$ 6 c は $_3$ 6 の m J $_3$ 7 c m $_3$ 7 c m $_3$ 8 で $_3$ 8 の $_3$ 9 の m J $_3$ 1 c m $_3$ 1 に $_3$ 1 の $_3$ 2 に $_3$ 3 の 0 m J $_3$ 2 c m $_3$ 3 の 0 m J $_3$ 3 c m $_3$ 4 c m $_3$ 5 c m $_3$ 6 c m $_3$ 7 c m $_3$ 7 c m $_3$ 8 に $_3$ 9 0 $_3$ 9 c m $_3$ 1 c m $_3$ 1 c m $_3$ 1 c m $_3$ 2 c m $_3$ 3 c m $_3$ 3 c m $_3$ 2 c m $_3$ 2 c m $_3$ 3 c m

[0055]

次いで、島状半導体層1003~1005を覆うゲート絶縁膜1006を形成する(図10(C))。ゲート絶縁膜1006はプラズマCVD法またはスパッタ法を用い、厚さを40~150nmとしてシリコンを含む絶縁膜で形成する。



本実施例では、120 nmの厚さの酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜 1006 はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Ort ho Silicate)と02とを混合し、反応圧力 40 Pa、基板温度 $300 \sim 400\text{ C}$ とし、高周波(13.56 MHz)、電力密度 $0.5 \sim 0.8\text{ W/cm}^2$ で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後 $400 \sim 500\text{ C}$ の熱アニールにより絶縁膜として良好な特性を得ることができる。

[0056]

次に、図11(A)に示すように、ゲート絶縁膜1006上にゲート電極1100~1102を形成する。ゲート電極1100~1102はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、前記元素を主成分とする合金、あるいは多結晶シリコンなどで形成すれば良い。まず表面上に導電層を形成し、レジストマスク(図示せず)を用いて、導電層をエッチングすることで、ゲート電極1100~1102が形成される。

[0057]


その後、N型を付与する不純物元素をドーピングする。こうして、半導体活性 層内にN型の低濃度不純物領域1103~1108が形成される。

[0058]

次いで、ゲート電極1102を覆うようにレジストマスク(図示せず)を形成し、ゲート電極1101と該レジストマスクをマスクとして自己整合的にn型不純物元素を添加し、また、ゲート電極1101をマスクとして自己整合的にp型不純物元素を添加する。

[0059]

こうして n チャネル型 T F T のソース領域またはドレイン領域として機能する 高濃度 n 型不純物領域 1 1 1 1 1 1 1 2 、 1 1 1 3 、 1 1 1 4 及び p チャネル 型 T F T のソース領域またはドレイン領域として機能する高濃度 p 型不純物領域 1 1 0 9 、 1 1 1 0 を形成する。 n 型を付与する不純物元素にはリン (P) ある



[0060]

その後、n型及びp型不純物元素の活性化を行う。活性化手段としては、ファーネスアニール、レーザーアニール、ランプアニール、またはこれらを組み合わせた方法を用いるとよい。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700℃で行う。

[0061]

そして図11(C)に示すように、ゲート電極1100~1112上に、窒化 珪素膜又は酸窒化珪素膜による第1の層間絶縁膜1115を形成する。

[0062]

以上のようにして同一基板上に画素部を構成するスイッチングTFTと、駆動 回路や他の論理回路を構成するTFTが形成される。次に第1の層間絶縁膜11 12の上に強誘電体材料を用いた容量の形成を行う。

[0063]

まず、下部電極層 1201の形成を行う(図 12 (A))。形成方法は CVD 法、スパッタ法、イオンビームスパッタ法、レーザアブレーション法などから選べば良い。下部電極層 1201の材料には Pt/IrO2、Pt/Ta/SiO2 などを用いる事ができる。強誘電体薄膜の電気的特性は結晶の配向に強く依存するため、下部電極の表面には配向制御が容易な Ptを用いるのが特に好ましい。金属膜形成後不要な部分をプラズマエッチングなどで処理して下部電極層 1201 を形成する。

[0064]

[0065]

強誘電体層1202の形成方法はCVD法、スパッタ法、イオンビームスパッタ法、レーザアブレーション法などから選べば良い。特にCVD法は膜組成や結晶性の制御性が高く、大面積化や量産化に優れて好ましい。CVD法で形成する場合、材料の条件として比較的低温で大きな蒸気圧を持ち、長時間にわたって安定であること、また堆積温度範囲内において析出速度が原料の供給量によって決まること、気相での核生成反応が起こらないことなどが挙げられるが、PZTはこれらの点でも優れている。

[0066]

CVD法による強誘電体層形成のプロセスは公知の手順に従えば良い。例えば 圧力 660Pa、基板温度 $500\sim650$ 度で PZTによる強誘電体層を形成させることができる。

[0067]

次に、強誘電体層1202の上に上部電極層1203を形成する(図12(C))。形成方法は下部電極1201と同様にCVD法、スパッタ法、イオンビームスパッタ法、レーザアブレーション法などから選ぶ事ができる。上部電極層1203の材料には下部電極層1201で用いた材料のほかIr/IrO2などを用いる事ができる。

[0068]

次に、図13(A)に示すように、窒化珪素膜又は酸窒化珪素膜を材料とする第2の層間絶縁膜1307を成膜した後、コンタクトホールを形成し、該コンタクトホールを介して配線1300~1306を形成する。なお、配線1300~1306とTFTとの電気的な接続の形態は、本実施例に限定されない。

[0069]

最後に、図13(B)に示すように第2の層間絶縁膜1307上に保護層13 08を形成する。保護層1308の材料としてはポリイミドやアクリル樹脂など の光硬化型または熱硬化型の有機樹脂材料を用いることができる。

[0070]

このような手順を経て、画素部を構成するTFTと駆動回路や他の論理回路を構成するTFT、及び不揮発性のラッチ回路を構成する強誘電体材料を用いた容量

を同一基板上に同時に作製することができる。

[0071]

なお、本実施例では画素を構成するスイッチングTFTとして、ゲート電極とオーバラップしないLDD領域を有する構造を、駆動回路及び論理回路を構成するTFTとして、シングルドレイン構造を、それぞれ作製する場合を示したが、本実施例はこの構造に限定されない。必要に応じ、GOLD構造や他のLDD構造などの用途に適したTFT構造を、公知の方法に従って作製すればよい。

[0072]

(実施例8)

図16は従来の表示方法と本発明の表示方法を組み合わせた実施例である。静止画を出す場合には、ソース信号線駆動回路1601より、デジタル映像信号をソース信号線1604~1606に出力する。このときスイッチ1619~1621は不揮発性メモリを選択しているものとする。ゲート信号線駆動回路1602がゲート信号線1625~1627を選択すると、スイッチング素子1610~1612がオンし、映像信号を不揮発性メモリ1613~1615と液晶162~1624に書き込む。

[0073]

動画を表示するときは、ソース線駆動回路 1603 よりアナログ映像信号をソース信号線 $1604\sim1606$ に出力する。このときスイッチ $1619\sim162$ 1 は保持容量 $1616\sim1618$ を選択しているものとする。ゲート信号線駆動回路 1602 がゲート信号線 $1625\sim1627$ を選択すると、スイッチング素子 $1610\sim1612$ がオンし、アナログ映像信号を保持容量 $1616\sim1618$ と液晶 $1622\sim1624$ に書き込む。このようにして表示を行うことが可能になる。

[0074]

(実施例9)

以上のようにして作製される表示装置は各種電子機器の表示部として用いることができる。以下に、本発明を用いて形成された表示装置を表示媒体として組み込んだ電子機器について説明する。

[0075]

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図15に示す。

[0076]

図15(A)はデジタルカメラであり、本体3101、表示部3102、受像部3103、操作キー3104、外部接続ポート3105、シャッター3106等を含む。本発明の表示装置はカメラの表示部3102に用いることができる。

[0077]

図15(B)はノートパソコンであり、本体3201、筐体3202、表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。本発明の表示装置は表示部3203に使用することができる。

[0078] ·

図15 (C) は携帯情報端末であり、本体3301、表示部3302、スイッチ3303、操作キー3304、赤外線ポート3305等を含む。本発明の表示装置は表示部3302に使用することができる。

[0079]

図15(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体3401、筐体3402、記録媒体(CD、LDまたはDVD等)読込部3405、操作スイッチ3406、表示部(a)3403、表示部(b)3404等を含む。表示部Aは主として画像情報を表示し、表示部Bは主として文字情報を表示するが、本発明の表示装置は記録媒体を備えた画像再生装置の表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることができる。

[0080]

図15(E)は折りたたみ式携帯表示装置であり、本体3501に本発明を用いた表示部3502を装着することができる。

[0081]

図15(F)はビデオカメラであり、本体3601は、表示部3602、筐体3603、外部接続ポート3604、リモコン受信部3605、受像部3606、バッテリー3607、音声入力部3608、接眼部3609、操作キー3610などを含む。本発明の表示装置は表示部3602に用いることができる。

[0082]

図15(G)は携帯電話であり、本体3701は、筐体3702、表示部3703、音声入力部3704、アンテナ3705、操作キー3706、外部接続ポート3707などを含む。本発明の表示装置を表示部3703に用いることができる。

[0083]

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~11のどのような組み合わせからなる構成を用いても実現することができる。

[0084]

【発明の効果】

従来の表示装置では、画素に対して一定の周期でリフレッシュが必要であり、 静止画を出力するときでも、書き込みが必要であり、消費電力が大きいという問題があった。また、SRAMを用いた表示装置では、画素内にTFTが多く必要なため、開口率の低下や、画素内に必要な素子が入らないという問題があった。

[0085]

本発明は、画素内に不揮発性メモリ素子を内蔵することによって、静止画表示 時のリフレッシュ動作を不用にし、且つ、少ない素子数で保持ができるため、開 口率を著しく低下させることなく表示を可能にすることができた。

【図面の簡単な説明】


- 【図1】 本発明の表示装置の構成を示す図。
- 【図2】 従来の表示装置の構成を示す図。
- 【図3】 従来の表示装置の画素部の動作波形を示す図。
- 【図4】 本発明の表示装置の実施例を示す図。

- 【図5】 本発明の表示装置の実施例を示す図。
- 【図6】 本発明の表示装置のソース信号線駆動回路のブロック図。
- 【図7】 本発明の表示装置のソース信号線駆動回路のブロック図。
- 【図8】 単極性TFTを用いた信号線駆動回路を示す図。
- 【図9】 本発明の画素の平面図。
- 【図10】 本発明の構造断面を示す図。
- 【図11】 本発明の構造断面を示す図。
- 【図12】 本発明の構造断面を示す図。
- 【図13】 本発明の構造断面を示す図。
- 【図14】 従来のSRAMを用いた表示装置の画素を示した図。
- 【図15】 本発明の表示装置を用いた電子機器の図。
- 【図16】 本発明とDRAM型画素を組み合わせた実施例の図。


【書類名】

図面


【図1】



【図2】




【図3】




【図4】


1.




【図5】




【図6】




【図7】




【図8】




[図9]




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】









【要約】

【課題】 SRAMを用いたアクティブマトリクス型表示装置では、SRAM回路を構成するトランジスタ数が多く、画素面積が小さい場合、画素の中に入りきらない、もしくは開口率が低下するという問題があった。リフレッシュが不要で消費電力の小さな表示装置を提供する。

【解決方法】 本発明は、画素をスイッチング素子と、不揮発性メモリ素子で構成する。不揮発性メモリ素子は強誘電体素子を用い、保持を行うことによって、静止画を表示する場合フレーム毎に書き込みを行う必要をなくすことができる。また、強誘電体メモリは占有面積が小さいので開口率を著しく落とすことなく、メモリを内蔵することができる。

【選択図】 図1

特願2002-378868

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由]

住所氏名

1990年 8月17日

新規登録

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所